FPGA 數位邏輯系統設計

第四章 序列處理

通訊 4A 0106C033 桑瑋佑

一 實驗目的:

下面再用相同解碼器電路，練習序列訊號的處理方法。

二 步驟:

實驗時，先用 LoadPGA 程式將 ch03.rbt 的電路檔載入 FPGA 中，再用手分別按下 XC(0~3)的四個按鍵，藉由 LED 的顯示狀況就可確認 FPGA 是否正確執行預先規劃的 3 對 8 解碼電路。以下為電路圖。



三 結果: 以下為程式碼，為 Ch03.vhd 檔

```
   --The IEEE standard 1164 package, declares std_logic, rising_edge(),
etc.
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

--
```

```
--*********************************************************
-- CH03 : practise BIT operators
--                              designed by Pei-Chong Tang, Jan. 1999
--*********************************************************
--
entity CH03 is
        port
        (       XB : out STD_LOGIC_VECTOR (7 downto 0);
                XC : in    STD_LOGIC_VECTOR (3 downto 0);
   XA : out STD_LOGIC_VECTOR (3 downto 0)
        );
end CH03;

architecture CH03_ARCH of CH03 is
begin
--
--*********************************************************
-- 3-to-8 address decoding
--
        XB <= "10000000" when XC="1000" else
                "01000000" when XC="1001" else
                "00100000" when XC="1010" else
                "00010000" when XC="1011" else
                "00001000" when XC="1100" else
                "00000100" when XC="1101" else
                "00000010" when XC="1110" else
                "00000001" when XC="1111" else
                "00000000";
--
--*********************************************************
-- end of architechture
--
end CH03_ARCH;
```

以下為成果圖

此為原始狀態，XB0 燈不亮。



按下 XC0，XB1 燈不亮



輸入訊號 1101，XB2 燈不亮



輸入訊號 1100，XB3 燈不亮



輸入訊號 1011，XB4 燈不亮



輸入訊號 1010，XB5 燈不亮



輸入訊號 1001，XB6 燈不亮



輸入訊號 1000，XB7 燈不亮

四 結論與心得

上一週是使用 and-or 邏輯來找出對應輸入訊號撰寫，先找出這組輸入訊號是 0 多還是 1 多，接著利用 and-or 邏輯來串連，這次教的是利用 when-else 來直接將輸入訊號對應到輸出結果，整體來說 when-else 會較為直觀且容易理解。

最後，雖然 FPGA 乍看之下似乎很複雜，但在我們理解了每個區塊的程式碼後，發現其實結構清晰、易於理解，讓我對這門課的學習更有信心。